La demande de Nvidia pour des packages avancés de TSMC reste soutenue, bien que la technologie requise évolue, a déclaré Jensen Huang, le PDG du géant américain des puces d’intelligence artificielle, lors d’une récente intervention. Cette déclaration a été faite en réponse à des interrogations sur une éventuelle réduction des commandes.

Le dernier tour de force en matière d’IA de Nvidia, le Blackwell, est composé de plusieurs puces assemblées grâce à une technologie complexe de packaging avancée, appelée CoWoS (Chip on Wafer on Substrate), fournie par Taiwan Semiconductor Manufacturing Co (TSMC), le principal fabricant de semiconducteurs de Nvidia.

« En avançant avec Blackwell, notre utilisation principale sera le CoWoS-L. Bien entendu, nous continuerons à produire le Hopper, qui fera usage du CoWoS-S. Par ailleurs, nous transférerons la capacité de CoWoS-S vers CoWoS-L », a précisé Huang lors d’un événement organisé par le fournisseur de puces Siliconware Precision Industries à Taichung, au centre de Taïwan.

Les avancées de Nvidia

« Il ne s’agit pas de réduire la capacité, mais de l’augmenter sur le CoWoS-L ». Hopper fait référence à la plateforme d’architecture de GPU de Nvidia précédant l’annonce de Blackwell, prévue pour mars 2024.

Jusqu’à présent, Nvidia a principalement utilisé la technologie CoWoS-S pour intégrer ses puces d’IA.

L’analyste Ming-Chi Kuo de TF International Securities a indiqué que Nvidia se tournait vers une technologie plus récente, le CoWoS-L, impactant ainsi les fournisseurs existants.

En outre, les médias taïwanais ont rapporté que Nvidia réduisait ses commandes de CoWoS-S auprès de TSMC, ce qui pourrait avoir des répercussions sur les revenus de la fonderie taïwanaise.

À lire également : Blue Origin de Bezos parvient à mettre son fusée New Glenn en orbite, mais échoue lors de l’atterrissage du propulseur

Nvidia écoule ses puces Blackwell aussi rapidement que TSMC peut les produire, mais le packaging demeure un goulot d’étranglement en raison des limitations de capacité. Néanmoins, Huang a mentionné que la capacité de packaging avancé était « probablement quatre fois » plus importante qu’il y a moins de deux ans.

En revanche, il a refusé de commenter sur les nouvelles restrictions à l’exportation américaines qui limitent l’envoi de chips d’IA vers la plupart des pays, excepté vers une poignée d’alliés proches des États-Unis, dont Taïwan.

Huang est également attendu à la fête annuelle du Nouvel An de Nvidia à Taïwan cette semaine à Taipei. Né à Tainan, la capitale historique de Taïwan, avant d’émigrer aux États-Unis à l’âge de neuf ans, il bénéficie d’une immense popularité à Taïwan, où chacun de ses déplacements est suivi avec attention par les médias locaux.

Points à retenir

  • Nvidia adapte sa demande de packaging aux nouvelles technologies de TSMC.
  • Le CoWoS-L remplace progressivement le CoWoS-S pour les puces d’IA Blackwell.
  • La capacité de production de TSMC répond toujours à la forte demande pour les puces Nvidia.
  • Les restrictions d’exportations américaines pourraient influencer les opérations de Nvidia et ses partenaires.

En somme, l’évolution des technologies de packaging dans le secteur des semiconducteurs représente à la fois un défi et une opportunité pour Nvidia et TSMC. Ce changement pourrait également redéfinir le paysage concurrentiel de l’industrie, invitant ainsi à réfléchir sur les futurs développements technologiques et leur impact sur le marché global.




Laisser un commentaire

Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *