Intel Foundry a récemment publié un document promotionnel qui détaille ses solutions avancées en matière de conception et de fabrication de matériels dédiés à l’intelligence artificielle et aux calculs haute performance. L’entreprise a également dévoilé un prototype de puce pour l’IA, mettant en avant ses capacités actuelles dans ce domaine.
Le prototype d’Intel, un système intégré (SiP) mesurant l’équivalent de huit photolithographies de circuits intégrés standards, comprend quatre blocs logiques, douze empilements de mémoire HBM4 et deux unités d’entrée-sortie. Contrairement à la conception précédente qui prévoyait seize blocs logiques et vingt-quatre empilements HBM5, cette version est déjà prête pour une production effective.
Il est essentiel de noter qu’Intel Foundry a présenté un prototype de puce et non un accélérateur IA fonctionnel. Ce prototype illustre comment l’entreprise envisage la construction future de processeurs pour l’IA et les calculs haute performance. Intel met en avant sa méthode de conception intégrant de grands blocs de calcul, des empilements de mémoire ultrarapides, des interconnexions très rapides, et de nouvelles technologies d’alimentation, le tout dans un même boîtier technologique. Cette approche se distingue nettement de ce que proposent des entreprises comme TSMC.
Au cœur de la plateforme exposée se trouvent quatre grands blocs logiques, qui semblent être bâtis sur le processus technologique Intel 18A. Ceux-ci entourent les empilements de mémoire HBM4 et les blocs d’entrées-sorties, avec des connexions EMIB-T intégrées directement dans la base. Intel adopte la technologie d’interface interpuce EMIB-T, qui intègre des vias en silicium pour optimiser la densité des interconnexions.
Ce prototype réaffirme également l’approche verticale d’Intel. La feuille de route de l’entreprise inclut des innovations telles que le processus Intel 18A-PT, spécialement conçu pour les chiplets disposés en couches. Pour le prototype de processeur IA, les puces de base sont placées sous les puces de calcul et jouent soit le rôle de cache, soit d’autres fonctions de support. Intel exploite la technologie de packaging Foveros pour réaliser des connexions optimales entre les différentes couches de puces.
Pour ces accélérateurs IA multi-chiplets, l’alimentation est un défi majeur. La plateforme d’Intel intègre les dernières innovations en matière d’économie d’énergie, y compris PowerVia, des condensateurs intégrés et une structuration avancée des interconnexions. Cette approche est conçue pour garantir un courant stable lors des charges des applications génératives d’IA.
Cette démonstration vise à séduire de potentiels clients. Reste à savoir si le futur accélérateur IA, codé sous le nom Jaguar Shores et prévu pour 2027, adoptera cette architecture innovante.
Points à retenir
- Intel dévoile un prototype de puce IA intégrant des technologies de pointe.
- La conception mise sur des blocs logiques multicouches et une mémoire haute performance.
- Les innovations en énergie visent à répondre aux exigences des calculs génératifs.
- Intel utilise une approche de packaging vertical pour maximiser les performances.
- Le développement futur pourrait dépendre de l’acceptation commerciale de ces technologies.
En tant qu’observateur passionné de l’innovation technologique, je trouve fascinant de voir comment des entreprises comme Intel se réinventent et explorent de nouvelles avenues en matière de conception de puces. Les enjeux sont considérables et l’impact éventuel sur notre quotidien pourrait être immense. À l’ère de l’IA, les questions que nous devons nous poser concernent non seulement les performances techniques, mais aussi leur éthique et leur intégration dans nos vies. Quel avenir souhaitons-nous construire avec ces technologies ?